譬如，新建一个v代码，选择Edit>Insert Template或单击 ，即可选择插入预置的Verilog HDL模板。

图1

 

先前发帖有介绍，其中提到的TimeQuest Cookbook是一本极好的TimeQuset入门资料。刚好，这个Cookbook里面的案例及sdc约束语句在模板中也有。凭借模板，可以快速插入所需的约束。

新建一个sdc文件，选择Edit>Insert Template或单击 ，即可选择插入预置的sdc模板。

图2

当然，此处还有其他语言的模板，有兴趣的同学可自行调用，这里就不赘述了。

图3